Percobaan 1 Kondisi 14

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian

3. Video

4. Prinsip Kerja Rangkaian

5. Download File  

1. Kondisi  [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=1

2.Gambar Rangkaian [Kembali]

Gambar Rangkaian sebelum dijalankan

Gambar Rangkaian sesudah dijalankan

3. Video [Kembali]

4.Prinsip Kerja Rangkaian [Kembali]

Rangkaian ini merupakan rangkaian digital yang memanfaatkan dua buah IC Flip-Flop, yaitu IC 7474 (D Flip-Flop) di sebelah kiri dan IC 74LS112 (JK Flip-Flop) di sebelah kanan. Kedua IC ini digunakan untuk menyimpan dan mengolah sinyal logika yang dikendalikan oleh input logika 0 dan 1 di sisi kiri dan kanan. Enam buah saklar SW-SPDT (B0–B6) digunakan sebagai pengatur kondisi logika yang masuk ke kedua IC serta jalur distribusi sinyal antar komponen. Output dari masing-masing flip-flop akan berubah sesuai logika input dan sinyal clock yang diberikan. Warna pada jalur kabel menunjukkan hubungan antar komponen sehingga sinyal dapat bergerak dari input menuju flip-flop, kemudian ke output secara terstruktur. Rangkaian ini pada dasarnya berfungsi sebagai memori satu bit ganda berbasis flip-flop, dan dapat digunakan untuk percobaan logika digital seperti penyimpanan data, pembalikan sinyal, atau pembelajaran kerja latch dan flip-flop dalam sistem digital.

5. Download File [Kembali]

Download File Rangkaian disini

Download File Video disini