Laporan Akhir 1 Modul 2
Laporan Akhir 1Flip Flop
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Prinsip Kerja JK Flip-Flop
JK flip-flop adalah jenis flip-flop yang memiliki dua input, yaitu J dan K, serta dua output, yaitu Q dan Q’. Prinsip kerjanya sebagai berikut:
- J = 0, K = 0: Tidak terjadi perubahan nilai pada output. Keadaan flip-flop tetap sama (keadaan hold).
- J = 0, K = 1: Output Q akan menjadi 0 (reset).
- J = 1, K = 0: Output Q akan menjadi 1 (set).
- J = 1, K = 1: Output akan berubah menjadi kebalikan dari nilai sebelumnya (toggle). Jika sebelumnya Q bernilai 1, maka akan menjadi 0, dan sebaliknya.
JK flip-flop merupakan perkembangan dari SR flip-flop, yang mengatasi masalah ketika kedua input S dan R bernilai 1.
Prinsip Kerja D Flip-Flop
D flip-flop atau Data/Delay flip-flop hanya memiliki satu input, yaitu D (Data), dan output Q akan mengikuti nilai D pada saat terjadi pulsa clock. Prinsip kerjanya adalah sebagai berikut:
- D = 0: Ketika terjadi pulsa clock, output Q akan bernilai 0 (reset).
- D = 1: Ketika terjadi pulsa clock, output Q akan bernilai 1 (set).
5. Video Rangkaian [kembali]
6. Analisa [kembali]
Kondisi 1 Saat B1 = 1 dan B0 = 0, dengan B2–B6 berstatus don’t care, pin R akan aktif. Hal ini terjadi karena R dan S merupakan pin aktif rendah (aktif saat menerima logika 0). Keadaan ini membuat output pada JK flip-flop menjadi Q = 0 dan Q̅ = 1. Demikian pula, D flip-flop juga menghasilkan output Q = 0 dan Q̅ = 1.
Kondisi 2 Apabila B0 = 1 dan B1 = 0, dengan B2–B6 berstatus don’t care, pin S menjadi aktif (karena bersifat aktif rendah). Hal ini mengakibatkan output JK flip-flop Q = 1 dan Q̅ = 0. Sementara itu, pada D flip-flop, output yang dihasilkan juga Q = 1 dan Q̅ = 0.
Kondisi 3 Ketika B0 = 0 dan B1 = 0, dan B2–B6 dalam kondisi don’t care, kedua pin R dan S akan aktif (karena aktif rendah). Situasi ini dikenal sebagai kondisi terlarang pada RS flip-flop, namun tidak menjadi masalah bagi JK flip-flop. Output JK flip-flop adalah Q = 1 dan Q̅ = 1, dan pada D flip-flop outputnya juga Q = 1 dan Q̅ = 1.
Kondisi 4 Saat B0 dan B1 keduanya bernilai 1, pin R dan S tidak dalam keadaan aktif. Dengan B2 = 0, B3 = CLK, B4 = 0, B5 = 0, dan B6 = kondisi sebelumnya (don’t care), input J dan K akan bernilai 0. Ini menempatkan JK flip-flop dalam mode hold (menyimpan kondisi), dengan output Q = 0 dan Q̅ = 1. Output yang sama (Q = 0 dan Q̅ = 1) juga diperoleh dari analisis rangkaian D flip-flop.
Kondisi 5 Untuk input B0 = 1, B1 = 1, B2 = 0, B3 = CLK, B4 = 1, B5 = 1, dan B6 = don’t care, pin RS berada dalam kondisi non-aktif. Saat J = 0 dan K = 1, analisis rangkaian internal JK flip-flop (melalui gerbang NAND dengan salah satu inputnya floating) menunjukkan output akhirnya adalah Q = 0 dan Q̅ = 1. D flip-flop juga memberikan output yang sama, Q = 0 dan Q̅ = 1.
Kondisi 6 Pada keadaan B0 = 1, B1 = 1, B2 = 1, B3 = CLK, B4 = Q, B5 = X, dan B6 = 0, pin RS masih tidak aktif. Ketika input J = 1 dan K = 0, analisis rangkaian JK flip-flop memperlihatkan output Q = 1 dan Q̅ = 0. Namun, pada D flip-flop, output yang dihasilkan adalah Q = 0 dan Q̅ = 1.
Kondisi 7 Apabila B0–B2 = 1, B3 = CLK, B4 = 1, serta B5 dan B6 = – (don't care), input J dan K menjadi 1. Ini adalah kondisi toggle. Akibatnya, output JK flip-flop akan berubah-ubah kondisi secara bergantian (toggle).
7. Link Download [kembali]
- Laporan Akhir [Download]
- Video Simulasi 1 [Download]
- Video Simulasi 2 [Download]
- File Rangkaian 1 [Download]
- File Rangkaian 2 [Download]
- Datasheet JK Flip Flop [Download]
- Datasheet D Flip Flop [Download]
Komentar
Posting Komentar